Clifford Wolf 777f2881d8 Add Verilog "automatic" keyword (ignored in synthesis)		2017-11-23 08:51:38 +01:00
..
ast	…
blif	…
ilang	…
json	…
liberty	…
verific	…
verilog	…