This website requires JavaScript.
Explore
Help
Register
Sign In
luke
/
yosys
mirror of
https://github.com/YosysHQ/yosys.git
Watch
1
Star
0
Fork
You've already forked yosys
0
Code
Issues
Packages
Projects
Releases
Wiki
Activity
1d87488795
yosys
/
techlibs
/
xilinx
History
Eddie Hung
b1ab7c16c4
clkpart -unpart into 'finalize'
2019-11-28 12:59:43 -08:00
..
tests
…
.gitignore
…
Makefile.inc
…
abc9_map.v
…
abc9_model.v
…
abc9_unmap.v
…
abc9_xc7.box
…
abc9_xc7.lut
…
abc9_xc7_nowide.lut
…
arith_map.v
…
brams_init.py
…
cells_map.v
…
cells_sim.v
…
cells_xtra.py
…
cells_xtra.v
…
lut_map.v
…
lutrams.txt
…
lutrams_map.v
…
mux_map.v
…
synth_xilinx.cc
clkpart -unpart into 'finalize'
2019-11-28 12:59:43 -08:00
xc3s_mult_map.v
…
xc3sda_dsp_map.v
…
xc4v_dsp_map.v
…
xc5v_dsp_map.v
…
xc6s_brams.txt
…
xc6s_brams_map.v
…
xc6s_dsp_map.v
…
xc6s_ff_map.v
…
xc7_brams_map.v
…
xc7_dsp_map.v
…
xc7_ff_map.v
…
xc7_xcu_brams.txt
…
xcu_brams_map.v
…
xcu_dsp_map.v
…
xcup_urams.txt
…
xcup_urams_map.v
…