sv2v/test/lex/macro_boundary.sv

6 lines
88 B
Systemverilog

`define SIZE 4
`define NAME op
module t`NAME;
initial $display(`SIZE'ha);
endmodule