sv2v/test/nosim/min_typ_max.sv

4 lines
63 B
Systemverilog

module top;
initial #(1 : 2 : 3) $display("hi");
endmodule