prjxray/minitests/litex/uart_ddr/arty/verilog/mem_1.init

4d
69
6e
69
6d
61
6c
20
41
72
74
79
20
44
44
52
33
20
44
65
73
69
67
6e
20
66
6f
72
20
74
65
73
74
73
20
77
69
74
68
20
50
72
6f
6a
65
63
74
20
58
2d
52
61
79
20
32
30
32
30
2d
30
32
2d
30
33
20
31
31
3a
33
30
3a
32
34
0