luke
/
prjxray-db
mirror of https://github.com/openXC7/prjxray-db.git
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity
prjxray-db/kintex7/segbits_gtx_channel_1.db

1673 lines
85 KiB
Plaintext
Raw Permalink Blame History

GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_DOUBLE 28_522
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[0] 28_496
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[1] 29_496
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[2] 28_497
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[3] 29_497
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[4] 28_498
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[5] 29_498
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[6] 28_499
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[7] 29_499
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[8] 28_500
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_ENABLE[9] 29_500
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_WORD[0] 29_526
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_WORD[1] 28_527
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_COMMA_WORD[2] 29_527
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_DET 28_523
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[0] 28_504
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[1] 29_504
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[2] 28_505
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[3] 29_505
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[4] 28_506
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[5] 29_506
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[6] 28_507
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[7] 29_507
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[8] 28_508
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_MCOMMA_VALUE[9] 29_508
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_DET 29_523
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[0] 28_512
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[1] 29_512
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[2] 28_513
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[3] 29_513
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[4] 28_514
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[5] 29_514
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[6] 28_515
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[7] 29_515
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[8] 28_516
GTX_CHANNEL_1.GTXE2_CHANNEL.ALIGN_PCOMMA_VALUE[9] 29_516
GTX_CHANNEL_1.GTXE2_CHANNEL.CBCC_DATA_SOURCE_SEL.DECODED 29_661
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_KEEP_ALIGN 29_631
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_MAX_SKEW[0] 28_670
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_MAX_SKEW[1] 29_670
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_MAX_SKEW[2] 28_671
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_MAX_SKEW[3] 29_671
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[0] 28_608
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[1] 29_608
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[2] 28_609
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[3] 29_609
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[4] 28_610
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[5] 29_610
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[6] 28_611
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[7] 29_611
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[8] 28_612
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_1[9] 29_612
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[0] 28_616
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[1] 29_616
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[2] 28_617
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[3] 29_617
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[4] 28_618
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[5] 29_618
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[6] 28_619
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[7] 29_619
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[8] 28_620
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_2[9] 29_620
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[0] 28_624
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[1] 29_624
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[2] 28_625
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[3] 29_625
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[4] 28_626
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[5] 29_626
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[6] 28_627
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[7] 29_627
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[8] 28_628
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_3[9] 29_628
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[0] 28_632
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[1] 29_632
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[2] 28_633
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[3] 29_633
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[4] 28_634
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[5] 29_634
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[6] 28_635
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[7] 29_635
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[8] 28_636
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_4[9] 29_636
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_ENABLE[0] 28_614
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_ENABLE[1] 29_614
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_ENABLE[2] 28_615
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_1_ENABLE[3] 29_615
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[0] 28_640
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[1] 29_640
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[2] 28_641
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[3] 29_641
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[4] 28_642
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[5] 29_642
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[6] 28_643
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[7] 29_643
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[8] 28_644
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_1[9] 29_644
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[0] 28_648
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[1] 29_648
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[2] 28_649
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[3] 29_649
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[4] 28_650
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[5] 29_650
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[6] 28_651
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[7] 29_651
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[8] 28_652
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_2[9] 29_652
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[0] 28_656
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[1] 29_656
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[2] 28_657
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[3] 29_657
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[4] 28_658
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[5] 29_658
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[6] 28_659
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[7] 29_659
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[8] 28_660
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_3[9] 29_660
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[0] 28_664
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[1] 29_664
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[2] 28_665
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[3] 29_665
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[4] 28_666
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[5] 29_666
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[6] 28_667
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[7] 29_667
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[8] 28_668
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_4[9] 29_668
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_ENABLE[0] 28_646
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_ENABLE[1] 29_646
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_ENABLE[2] 28_647
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_ENABLE[3] 29_647
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_2_USE 29_645
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_LEN[0] 28_623
GTX_CHANNEL_1.GTXE2_CHANNEL.CHAN_BOND_SEQ_LEN[1] 29_623
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_CORRECT_USE 28_551
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_KEEP_IDLE 29_590
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[0] 28_557
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[1] 29_557
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[2] 28_558
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[3] 29_558
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[4] 28_559
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MAX_LAT[5] 29_559
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[0] 28_565
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[1] 29_565
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[2] 28_566
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[3] 29_566
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[4] 28_567
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_MIN_LAT[5] 29_567
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_PRECEDENCE 28_590
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_REPEAT_WAIT[0] 28_573
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_REPEAT_WAIT[1] 29_573
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_REPEAT_WAIT[2] 28_574
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_REPEAT_WAIT[3] 29_574
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_REPEAT_WAIT[4] 28_575
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[0] 28_544
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[1] 29_544
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[2] 28_545
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[3] 29_545
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[4] 28_546
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[5] 29_546
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[6] 28_547
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[7] 29_547
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[8] 28_548
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_1[9] 29_548
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[0] 28_552
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[1] 29_552
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[2] 28_553
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[3] 29_553
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[4] 28_554
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[5] 29_554
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[6] 28_555
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[7] 29_555
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[8] 28_556
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_2[9] 29_556
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[0] 28_560
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[1] 29_560
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[2] 28_561
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[3] 29_561
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[4] 28_562
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[5] 29_562
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[6] 28_563
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[7] 29_563
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[8] 28_564
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_3[9] 29_564
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[0] 28_568
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[1] 29_568
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[2] 28_569
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[3] 29_569
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[4] 28_570
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[5] 29_570
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[6] 28_571
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[7] 29_571
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[8] 28_572
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_4[9] 29_572
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_ENABLE[0] 28_549
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_ENABLE[1] 29_549
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_ENABLE[2] 28_550
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_1_ENABLE[3] 29_550
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[0] 28_576
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[1] 29_576
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[2] 28_577
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[3] 29_577
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[4] 28_578
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[5] 29_578
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[6] 28_579
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[7] 29_579
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[8] 28_580
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_1[9] 29_580
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[0] 28_584
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[1] 29_584
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[2] 28_585
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[3] 29_585
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[4] 28_586
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[5] 29_586
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[6] 28_587
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[7] 29_587
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[8] 28_588
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_2[9] 29_588
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[0] 28_592
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[1] 29_592
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[2] 28_593
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[3] 29_593
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[4] 28_594
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[5] 29_594
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[6] 28_595
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[7] 29_595
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[8] 28_596
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_3[9] 29_596
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[0] 28_600
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[1] 29_600
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[2] 28_601
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[3] 29_601
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[4] 28_602
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[5] 29_602
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[6] 28_603
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[7] 29_603
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[8] 28_604
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_4[9] 29_604
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_ENABLE[0] 28_581
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_ENABLE[1] 29_581
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_ENABLE[2] 28_582
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_ENABLE[3] 29_582
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_2_USE 28_583
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_LEN[0] 28_589
GTX_CHANNEL_1.GTXE2_CHANNEL.CLK_COR_SEQ_LEN[1] 29_589
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[0] 30_36
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[10] 30_41
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[11] 31_41
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[12] 30_42
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[13] 31_42
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[14] 30_43
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[15] 31_43
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[16] 30_44
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[17] 31_44
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[18] 30_45
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[19] 31_45
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[1] 31_36
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[20] 30_46
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[21] 31_46
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[22] 30_47
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[23] 31_47
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[2] 30_37
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[3] 31_37
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[4] 30_38
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[5] 31_38
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[6] 30_39
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[7] 31_39
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[8] 30_40
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_CFG[9] 31_40
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV[0] 30_48
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV[1] 31_48
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV[2] 30_49
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV[3] 31_49
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV[4] 30_50
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_FBDIV_45[0] 31_51
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[0] 30_24
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[10] 30_29
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[11] 31_29
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[12] 30_30
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[13] 31_30
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[14] 30_31
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[15] 31_31
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[16] 30_32
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[17] 31_32
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[18] 30_33
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[19] 31_33
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[1] 31_24
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[20] 30_34
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[21] 31_34
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[22] 30_35
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[23] 31_35
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[2] 30_25
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[3] 31_25
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[4] 30_26
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[5] 31_26
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[6] 30_27
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[7] 31_27
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[8] 30_28
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_INIT_CFG[9] 31_28
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[0] 30_56
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[10] 30_61
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[11] 31_61
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[12] 30_62
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[13] 31_62
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[14] 30_63
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[15] 31_63
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[1] 31_56
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[2] 30_57
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[3] 31_57
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[4] 30_58
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[5] 31_58
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[6] 30_59
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[7] 31_59
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[8] 30_60
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_LOCK_CFG[9] 31_60
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_REFCLK_DIV[0] 30_52
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_REFCLK_DIV[1] 31_52
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_REFCLK_DIV[2] 30_53
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_REFCLK_DIV[3] 31_53
GTX_CHANNEL_1.GTXE2_CHANNEL.CPLL_REFCLK_DIV[4] 30_54
GTX_CHANNEL_1.GTXE2_CHANNEL.DEC_MCOMMA_DETECT 29_494
GTX_CHANNEL_1.GTXE2_CHANNEL.DEC_PCOMMA_DETECT 28_495
GTX_CHANNEL_1.GTXE2_CHANNEL.DEC_VALID_COMMA_ONLY 28_494
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[0] 30_368
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[10] 30_373
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[11] 31_373
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[12] 30_374
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[13] 31_374
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[14] 30_375
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[15] 31_375
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[16] 30_376
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[17] 31_376
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[18] 30_377
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[19] 31_377
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[1] 31_368
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[20] 30_378
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[21] 31_378
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[22] 30_379
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[23] 31_379
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[2] 30_369
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[3] 31_369
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[4] 30_370
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[5] 31_370
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[6] 30_371
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[7] 31_371
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[8] 30_372
GTX_CHANNEL_1.GTXE2_CHANNEL.DMONITOR_CFG[9] 31_372
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[0] 28_488
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[1] 29_488
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[2] 28_489
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[3] 29_489
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[4] 28_490
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_CONTROL[5] 29_490
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_ERRDET_EN 29_492
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_EYE_SCAN_EN 28_492
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[0] 28_480
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[10] 28_485
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[11] 29_485
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[1] 29_480
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[2] 28_481
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[3] 29_481
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[4] 28_482
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[5] 29_482
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[6] 28_483
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[7] 29_483
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[8] 28_484
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_HORZ_OFFSET[9] 29_484
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[0] 30_624
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[1] 31_624
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[2] 30_625
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[3] 31_625
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[4] 30_626
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[5] 31_626
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[6] 30_627
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[7] 31_627
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[8] 30_628
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PMA_CFG[9] 31_628
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PRESCALE[0] 29_477
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PRESCALE[1] 28_478
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PRESCALE[2] 29_478
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PRESCALE[3] 28_479
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_PRESCALE[4] 29_479
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[0] 28_352
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[10] 28_357
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[11] 29_357
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[12] 28_358
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[13] 29_358
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[14] 28_359
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[15] 29_359
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[16] 28_360
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[17] 29_360
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[18] 28_361
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[19] 29_361
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[1] 29_352
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[20] 28_362
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[21] 29_362
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[22] 28_363
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[23] 29_363
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[24] 28_364
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[25] 29_364
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[26] 28_365
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[27] 29_365
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[28] 28_366
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[29] 29_366
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[2] 28_353
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[30] 28_367
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[31] 29_367
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[32] 28_368
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[33] 29_368
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[34] 28_369
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[35] 29_369
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[36] 28_370
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[37] 29_370
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[38] 28_371
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[39] 29_371
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[3] 29_353
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[40] 28_372
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[41] 29_372
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[42] 28_373
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[43] 29_373
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[44] 28_374
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[45] 29_374
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[46] 28_375
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[47] 29_375
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[48] 28_376
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[49] 29_376
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[4] 28_354
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[50] 28_377
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[51] 29_377
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[52] 28_378
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[53] 29_378
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[54] 28_379
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[55] 29_379
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[56] 28_380
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[57] 29_380
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[58] 28_381
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[59] 29_381
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[5] 29_354
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[60] 28_382
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[61] 29_382
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[62] 28_383
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[63] 29_383
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[64] 28_384
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[65] 29_384
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[66] 28_385
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[67] 29_385
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[68] 28_386
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[69] 29_386
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[6] 28_355
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[70] 28_387
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[71] 29_387
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[72] 28_388
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[73] 29_388
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[74] 28_389
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[75] 29_389
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[76] 28_390
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[77] 29_390
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[78] 28_391
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[79] 29_391
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[7] 29_355
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[8] 28_356
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUALIFIER[9] 29_356
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[0] 28_392
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[10] 28_397
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[11] 29_397
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[12] 28_398
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[13] 29_398
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[14] 28_399
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[15] 29_399
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[16] 28_400
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[17] 29_400
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[18] 28_401
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[19] 29_401
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[1] 29_392
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[20] 28_402
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[21] 29_402
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[22] 28_403
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[23] 29_403
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[24] 28_404
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[25] 29_404
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[26] 28_405
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[27] 29_405
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[28] 28_406
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[29] 29_406
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[2] 28_393
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[30] 28_407
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[31] 29_407
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[32] 28_408
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[33] 29_408
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[34] 28_409
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[35] 29_409
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[36] 28_410
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[37] 29_410
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[38] 28_411
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[39] 29_411
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[3] 29_393
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[40] 28_412
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[41] 29_412
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[42] 28_413
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[43] 29_413
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[44] 28_414
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[45] 29_414
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[46] 28_415
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[47] 29_415
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[48] 28_416
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[49] 29_416
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[4] 28_394
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[50] 28_417
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[51] 29_417
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[52] 28_418
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[53] 29_418
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[54] 28_419
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[55] 29_419
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[56] 28_420
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[57] 29_420
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[58] 28_421
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[59] 29_421
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[5] 29_394
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[60] 28_422
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[61] 29_422
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[62] 28_423
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[63] 29_423
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[64] 28_424
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[65] 29_424
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[66] 28_425
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[67] 29_425
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[68] 28_426
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[69] 29_426
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[6] 28_395
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[70] 28_427
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[71] 29_427
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[72] 28_428
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[73] 29_428
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[74] 28_429
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[75] 29_429
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[76] 28_430
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[77] 29_430
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[78] 28_431
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[79] 29_431
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[7] 29_395
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[8] 28_396
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_QUAL_MASK[9] 29_396
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[0] 28_432
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[10] 28_437
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[11] 29_437
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[12] 28_438
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[13] 29_438
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[14] 28_439
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[15] 29_439
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[16] 28_440
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[17] 29_440
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[18] 28_441
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[19] 29_441
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[1] 29_432
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[20] 28_442
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[21] 29_442
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[22] 28_443
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[23] 29_443
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[24] 28_444
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[25] 29_444
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[26] 28_445
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[27] 29_445
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[28] 28_446
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[29] 29_446
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[2] 28_433
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[30] 28_447
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[31] 29_447
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[32] 28_448
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[33] 29_448
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[34] 28_449
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[35] 29_449
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[36] 28_450
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[37] 29_450
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[38] 28_451
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[39] 29_451
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[3] 29_433
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[40] 28_452
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[41] 29_452
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[42] 28_453
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[43] 29_453
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[44] 28_454
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[45] 29_454
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[46] 28_455
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[47] 29_455
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[48] 28_456
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[49] 29_456
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[4] 28_434
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[50] 28_457
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[51] 29_457
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[52] 28_458
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[53] 29_458
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[54] 28_459
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[55] 29_459
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[56] 28_460
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[57] 29_460
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[58] 28_461
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[59] 29_461
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[5] 29_434
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[60] 28_462
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[61] 29_462
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[62] 28_463
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[63] 29_463
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[64] 28_464
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[65] 29_464
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[66] 28_465
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[67] 29_465
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[68] 28_466
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[69] 29_466
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[6] 28_435
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[70] 28_467
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[71] 29_467
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[72] 28_468
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[73] 29_468
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[74] 28_469
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[75] 29_469
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[76] 28_470
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[77] 29_470
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[78] 28_471
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[79] 29_471
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[7] 29_435
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[8] 28_436
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_SDATA_MASK[9] 29_436
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[0] 28_472
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[1] 29_472
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[2] 28_473
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[3] 29_473
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[4] 28_474
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[5] 29_474
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[6] 28_475
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[7] 29_475
GTX_CHANNEL_1.GTXE2_CHANNEL.ES_VERT_OFFSET[8] 28_476
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_DESKEW_SEQ_ENABLE[0] 28_662
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_DESKEW_SEQ_ENABLE[1] 29_662
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_DESKEW_SEQ_ENABLE[2] 28_663
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_DESKEW_SEQ_ENABLE[3] 29_663
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_LANE_DESKEW_CFG[0] 28_654
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_LANE_DESKEW_CFG[1] 29_654
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_LANE_DESKEW_CFG[2] 28_655
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_LANE_DESKEW_CFG[3] 29_655
GTX_CHANNEL_1.GTXE2_CHANNEL.FTS_LANE_DESKEW_EN 29_653
GTX_CHANNEL_1.GTXE2_CHANNEL.GEARBOX_MODE[0] 28_224
GTX_CHANNEL_1.GTXE2_CHANNEL.GEARBOX_MODE[1] 29_224
GTX_CHANNEL_1.GTXE2_CHANNEL.GEARBOX_MODE[2] 28_225
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_DRPCLK 31_01
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_RXUSRCLK 31_04
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_RXUSRCLK2 30_05
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_TXPHDLYTSTCLK 30_06
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_TXUSRCLK 31_07
GTX_CHANNEL_1.GTXE2_CHANNEL.INV_TXUSRCLK2 30_08
GTX_CHANNEL_1.GTXE2_CHANNEL.IN_USE 28_00 28_01 28_58 28_62 28_63 28_76 29_01 29_57 30_129 31_00
GTX_CHANNEL_1.GTXE2_CHANNEL.OUTREFCLK_SEL_INV[0] 28_149
GTX_CHANNEL_1.GTXE2_CHANNEL.OUTREFCLK_SEL_INV[1] 29_149
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_PCIE_EN 28_216
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[0] 30_184
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[10] 30_189
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[11] 31_189
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[12] 30_190
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[13] 31_190
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[14] 30_191
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[15] 31_191
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[16] 30_192
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[17] 31_192
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[18] 30_193
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[19] 31_193
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[1] 31_184
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[20] 30_194
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[21] 31_194
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[22] 30_195
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[23] 31_195
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[24] 30_196
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[25] 31_196
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[26] 30_197
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[27] 31_197
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[28] 30_198
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[29] 31_198
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[2] 30_185
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[30] 30_199
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[31] 31_199
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[32] 30_200
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[33] 31_200
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[34] 30_201
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[35] 31_201
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[36] 30_202
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[37] 31_202
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[38] 30_203
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[39] 31_203
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[3] 31_185
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[40] 30_204
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[41] 31_204
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[42] 30_205
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[43] 31_205
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[44] 30_206
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[45] 31_206
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[46] 30_207
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[47] 31_207
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[4] 30_186
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[5] 31_186
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[6] 30_187
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[7] 31_187
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[8] 30_188
GTX_CHANNEL_1.GTXE2_CHANNEL.PCS_RSVD_ATTR[9] 31_188
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[0] 29_216
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[10] 29_221
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[11] 28_222
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[1] 28_217
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[2] 29_217
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[3] 28_218
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[4] 29_218
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[5] 28_219
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[6] 29_219
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[7] 28_220
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[8] 29_220
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_FROM_P2[9] 28_221
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[0] 28_208
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[1] 29_208
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[2] 28_209
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[3] 29_209
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[4] 28_210
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[5] 29_210
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[6] 28_211
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_NONE_P2[7] 29_211
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[0] 28_212
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[1] 29_212
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[2] 28_213
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[3] 29_213
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[4] 28_214
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[5] 29_214
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[6] 28_215
GTX_CHANNEL_1.GTXE2_CHANNEL.PD_TRANS_TIME_TO_P2[7] 29_215
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[0] 30_336
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[10] 30_341
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[11] 31_341
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[12] 30_342
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[13] 31_342
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[14] 30_343
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[1] 31_336
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[2] 30_337
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[3] 31_337
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[4] 30_338
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[5] 31_338
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[6] 30_339
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[7] 31_339
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[8] 30_340
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV2[9] 31_340
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV3[0] 30_288
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV3[1] 31_288
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[0] 30_456
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[10] 30_461
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[11] 31_461
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[12] 30_462
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[13] 31_462
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[14] 30_463
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[15] 31_463
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[16] 30_464
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[17] 31_464
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[18] 30_465
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[19] 31_465
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[1] 31_456
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[20] 30_466
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[21] 31_466
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[22] 30_467
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[23] 31_467
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[24] 30_468
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[25] 31_468
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[26] 30_469
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[27] 31_469
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[28] 30_470
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[29] 31_470
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[2] 30_457
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[30] 30_471
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[31] 31_471
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[3] 31_457
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[4] 30_458
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[5] 31_458
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[6] 30_459
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[7] 31_459
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[8] 30_460
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV4[9] 31_460
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[0] 30_520
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[10] 30_525
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[11] 31_525
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[12] 30_526
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[13] 31_526
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[14] 30_527
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[15] 31_527
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[16] 30_528
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[17] 31_528
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[18] 30_529
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[19] 31_529
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[1] 31_520
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[20] 30_530
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[21] 31_530
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[22] 30_531
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[23] 31_531
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[24] 30_532
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[25] 31_532
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[26] 30_533
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[27] 31_533
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[28] 30_534
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[29] 31_534
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[2] 30_521
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[30] 30_535
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[31] 31_535
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[3] 31_521
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[4] 30_522
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[5] 31_522
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[6] 30_523
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[7] 31_523
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[8] 30_524
GTX_CHANNEL_1.GTXE2_CHANNEL.PMA_RSV[9] 31_524
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUFRESET_TIME[0] 28_104
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUFRESET_TIME[1] 29_104
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUFRESET_TIME[2] 28_105
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUFRESET_TIME[3] 29_105
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUFRESET_TIME[4] 28_106
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_ADDR_MODE.FAST 31_555
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_HI_CNT[0] 30_558
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_HI_CNT[1] 31_558
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_HI_CNT[2] 30_559
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_HI_CNT[3] 31_559
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_LO_CNT[0] 30_556
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_LO_CNT[1] 31_556
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_LO_CNT[2] 30_557
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EIDLE_LO_CNT[3] 31_557
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_EN 31_552
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_RESET_ON_CB_CHANGE 31_554
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_RESET_ON_COMMAALIGN 31_553
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_RESET_ON_EIDLE 30_555
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_RESET_ON_RATE_CHANGE 30_554
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[0] 30_548
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[1] 31_548
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[2] 30_549
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[3] 31_549
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[4] 30_550
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVFLW[5] 31_550
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_OVRD 30_553
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[0] 30_544
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[1] 31_544
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[2] 30_545
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[3] 31_545
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[4] 30_546
GTX_CHANNEL_1.GTXE2_CHANNEL.RXBUF_THRESH_UNDFLW[5] 31_546
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRFREQRESET_TIME[0] 29_106
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRFREQRESET_TIME[1] 28_107
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRFREQRESET_TIME[2] 29_107
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRFREQRESET_TIME[3] 28_108
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRFREQRESET_TIME[4] 29_108
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRPHRESET_TIME[0] 28_109
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRPHRESET_TIME[1] 29_109
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRPHRESET_TIME[2] 28_110
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRPHRESET_TIME[3] 29_110
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDRPHRESET_TIME[4] 28_111
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[0] 30_640
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[10] 30_645
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[11] 31_645
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[12] 30_646
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[13] 31_646
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[14] 30_647
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[15] 31_647
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[16] 30_648
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[17] 31_648
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[18] 30_649
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[19] 31_649
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[1] 31_640
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[20] 30_650
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[21] 31_650
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[22] 30_651
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[23] 31_651
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[24] 30_652
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[25] 31_652
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[26] 30_653
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[27] 31_653
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[28] 30_654
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[29] 31_654
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[2] 30_641
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[30] 30_655
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[31] 31_655
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[32] 30_656
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[33] 31_656
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[34] 30_657
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[35] 31_657
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[36] 30_658
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[37] 31_658
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[38] 30_659
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[39] 31_659
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[3] 31_641
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[40] 30_660
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[41] 31_660
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[42] 30_661
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[43] 31_661
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[44] 30_662
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[45] 31_662
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[46] 30_663
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[47] 31_663
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[48] 30_664
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[49] 31_664
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[4] 30_642
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[50] 30_665
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[51] 31_665
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[52] 30_666
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[53] 31_666
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[54] 30_667
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[55] 31_667
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[56] 30_668
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[57] 31_668
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[58] 30_669
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[59] 31_669
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[5] 31_642
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[60] 30_670
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[61] 31_670
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[62] 30_671
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[63] 31_671
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[64] 30_672
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[65] 31_672
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[66] 30_673
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[67] 31_673
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[68] 30_674
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[69] 31_674
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[6] 30_643
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[70] 30_675
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[71] 31_675
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[7] 31_643
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[8] 30_644
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_CFG[9] 31_644
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_FR_RESET_ON_EIDLE[0] 30_638
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_HOLD_DURING_EIDLE[0] 31_637
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[0] 30_632
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[1] 31_632
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[2] 30_633
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[3] 31_633
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[4] 30_634
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_LOCK_CFG[5] 31_634
GTX_CHANNEL_1.GTXE2_CHANNEL.RXCDR_PH_RESET_ON_EIDLE[0] 31_638
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[0] 29_111
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[1] 28_112
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[2] 29_112
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[3] 28_113
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[4] 29_113
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[5] 28_114
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDFELPMRESET_TIME[6] 29_114
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[0] 28_680
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[10] 28_685
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[11] 29_685
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[12] 28_686
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[13] 29_686
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[14] 28_687
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[15] 29_687
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[1] 29_680
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[2] 28_681
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[3] 29_681
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[4] 28_682
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[5] 29_682
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[6] 28_683
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[7] 29_683
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[8] 28_684
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_CFG[9] 29_684
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[0] 30_576
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[1] 31_576
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[2] 30_577
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[3] 31_577
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[4] 30_578
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[5] 31_578
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[6] 30_579
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[7] 31_579
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_LCFG[8] 30_580
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[0] 28_672
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[10] 28_677
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[11] 29_677
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[12] 28_678
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[13] 29_678
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[14] 28_679
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[15] 29_679
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[1] 29_672
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[2] 28_673
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[3] 29_673
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[4] 28_674
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[5] 29_674
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[6] 28_675
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[7] 29_675
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[8] 28_676
GTX_CHANNEL_1.GTXE2_CHANNEL.RXDLY_TAP_CFG[9] 29_676
GTX_CHANNEL_1.GTXE2_CHANNEL.RXGEARBOX_EN 29_607
GTX_CHANNEL_1.GTXE2_CHANNEL.RXISCANRESET_TIME[0] 28_125
GTX_CHANNEL_1.GTXE2_CHANNEL.RXISCANRESET_TIME[1] 29_125
GTX_CHANNEL_1.GTXE2_CHANNEL.RXISCANRESET_TIME[2] 28_126
GTX_CHANNEL_1.GTXE2_CHANNEL.RXISCANRESET_TIME[3] 29_126
GTX_CHANNEL_1.GTXE2_CHANNEL.RXISCANRESET_TIME[4] 28_127
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[0] 28_336
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[10] 28_341
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[11] 29_341
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[12] 28_342
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[13] 29_342
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[1] 29_336
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[2] 28_337
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[3] 29_337
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[4] 28_338
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[5] 29_338
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[6] 28_339
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[7] 29_339
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[8] 28_340
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_HF_CFG[9] 29_340
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[0] 28_344
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[10] 28_349
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[11] 29_349
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[12] 28_350
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[13] 29_350
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[1] 29_344
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[2] 28_345
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[3] 29_345
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[4] 28_346
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[5] 29_346
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[6] 28_347
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[7] 29_347
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[8] 28_348
GTX_CHANNEL_1.GTXE2_CHANNEL.RXLPM_LF_CFG[9] 29_348
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[0] 28_144
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[1] 29_144
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[2] 28_145
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[3] 29_145
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[4] 28_146
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[5] 29_146
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOOB_CFG[6] 28_147
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOUT_DIV[0] 30_384
GTX_CHANNEL_1.GTXE2_CHANNEL.RXOUT_DIV[1] 31_384
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPCSRESET_TIME[0] 29_117
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPCSRESET_TIME[1] 28_118
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPCSRESET_TIME[2] 29_118
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPCSRESET_TIME[3] 28_119
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPCSRESET_TIME[4] 29_119
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[0] 30_600
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[10] 30_605
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[11] 31_605
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[12] 30_606
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[13] 31_606
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[14] 30_607
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[15] 31_607
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[16] 30_608
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[17] 31_608
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[18] 30_609
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[19] 31_609
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[1] 31_600
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[20] 30_610
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[21] 31_610
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[22] 30_611
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[23] 31_611
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[2] 30_601
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[3] 31_601
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[4] 30_602
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[5] 31_602
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[6] 30_603
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[7] 31_603
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[8] 30_604
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPHDLY_CFG[9] 31_604
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[0] 30_584
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[10] 30_589
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[11] 31_589
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[12] 30_590
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[13] 31_590
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[14] 30_591
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[15] 31_591
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[16] 30_592
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[17] 31_592
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[18] 30_593
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[19] 31_593
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[1] 31_584
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[20] 30_594
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[21] 31_594
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[22] 30_595
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[23] 31_595
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[2] 30_585
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[3] 31_585
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[4] 30_586
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[5] 31_586
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[6] 30_587
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[7] 31_587
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[8] 30_588
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_CFG[9] 31_588
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_MONITOR_SEL[0] 28_700
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_MONITOR_SEL[1] 29_700
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_MONITOR_SEL[2] 28_701
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_MONITOR_SEL[3] 29_701
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPH_MONITOR_SEL[4] 28_702
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPMARESET_TIME[0] 28_115
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPMARESET_TIME[1] 29_115
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPMARESET_TIME[2] 28_116
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPMARESET_TIME[3] 29_116
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPMARESET_TIME[4] 28_117
GTX_CHANNEL_1.GTXE2_CHANNEL.RXPRBS_ERR_LOOPBACK[0] 28_136
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_AUTO_WAIT[0] 28_520
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_AUTO_WAIT[1] 29_520
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_AUTO_WAIT[2] 28_521
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_AUTO_WAIT[3] 29_521
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_MODE.AUTO 28_519
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_MODE.PCS 29_519
GTX_CHANNEL_1.GTXE2_CHANNEL.RXSLIDE_MODE.PMA 28_519 29_519
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[0] 30_112
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[10] 30_117
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[11] 31_117
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[1] 31_112
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[2] 30_113
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[3] 31_113
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[4] 30_114
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[5] 31_114
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[6] 30_115
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[7] 31_115
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[8] 30_116
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BIAS_CFG[9] 31_116
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[0] 30_536
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[1] 31_536
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[2] 30_537
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[3] 31_537
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[4] 30_538
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_BUFFER_CFG[5] 31_538
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLK25_DIV[0] 28_139
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLK25_DIV[1] 29_139
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLK25_DIV[2] 28_140
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLK25_DIV[3] 29_140
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLK25_DIV[4] 28_141
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CLKMUX_PD[0] 30_128
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CM_SEL[0] 28_138
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CM_SEL[1] 29_138
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CM_TRIM[0] 29_136
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CM_TRIM[1] 28_137
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_CM_TRIM[2] 29_137
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DATA_WIDTH[0] 29_141
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DATA_WIDTH[1] 28_142
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DATA_WIDTH[2] 29_142
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[0] 28_696
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[1] 29_696
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[2] 28_697
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[3] 29_697
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[4] 28_698
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DDI_SEL[5] 29_698
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[0] 30_616
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[10] 30_621
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[1] 31_616
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[2] 30_617
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[3] 31_617
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[4] 30_618
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[5] 31_618
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[6] 30_619
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[7] 31_619
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[8] 30_620
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEBUG_CFG[9] 31_620
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DEFER_RESET_BUF_EN 30_552
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[0] 28_232
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[10] 28_237
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[11] 29_237
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[12] 28_238
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[13] 29_238
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[14] 28_239
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[15] 29_239
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[16] 28_240
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[17] 29_240
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[18] 28_241
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[19] 29_241
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[1] 29_232
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[20] 28_242
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[21] 29_242
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[22] 28_243
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[2] 28_233
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[3] 29_233
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[4] 28_234
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[5] 29_234
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[6] 28_235
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[7] 29_235
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[8] 28_236
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_GAIN_CFG[9] 29_236
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[0] 28_248
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[10] 28_253
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[11] 29_253
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[1] 29_248
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[2] 28_249
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[3] 29_249
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[4] 28_250
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[5] 29_250
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[6] 28_251
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[7] 29_251
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[8] 28_252
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H2_CFG[9] 29_252
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[0] 28_256
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[10] 28_261
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[11] 29_261
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[1] 29_256
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[2] 28_257
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[3] 29_257
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[4] 28_258
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[5] 29_258
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[6] 28_259
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[7] 29_259
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[8] 28_260
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H3_CFG[9] 29_260
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[0] 28_264
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[10] 28_269
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[1] 29_264
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[2] 28_265
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[3] 29_265
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[4] 28_266
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[5] 29_266
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[6] 28_267
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[7] 29_267
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[8] 28_268
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H4_CFG[9] 29_268
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[0] 28_272
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[10] 28_277
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[1] 29_272
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[2] 28_273
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[3] 29_273
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[4] 28_274
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[5] 29_274
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[6] 28_275
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[7] 29_275
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[8] 28_276
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_H5_CFG[9] 29_276
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[0] 30_224
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[10] 31_312
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[11] 30_313
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[12] 31_313
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[13] 30_317
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[14] 31_317
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[15] 30_318
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[16] 31_318
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[17] 30_319
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[18] 31_347
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[19] 30_348
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[1] 31_224
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[20] 31_348
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[21] 30_349
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[22] 31_349
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[23] 30_350
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[24] 31_350
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[25] 30_351
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[26] 31_351
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[27] 31_417
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[28] 30_418
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[29] 31_418
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[2] 30_225
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[30] 30_419
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[3] 31_225
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[4] 31_229
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[5] 30_230
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[6] 31_230
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[7] 30_231
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[8] 31_231
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG2[9] 30_312
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[0] 28_280
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[10] 28_285
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[11] 29_285
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[12] 28_286
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[1] 29_280
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[2] 28_281
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[3] 29_281
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[4] 28_282
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[5] 29_282
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[6] 28_283
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[7] 29_283
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[8] 28_284
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_KL_CFG[9] 29_284
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[0] 28_328
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[10] 28_333
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[11] 29_333
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[12] 28_334
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[13] 29_334
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[14] 28_335
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[15] 29_335
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[1] 29_328
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[2] 28_329
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[3] 29_329
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[4] 28_330
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[5] 29_330
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[6] 28_331
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[7] 29_331
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[8] 28_332
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_CFG[9] 29_332
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_LPM_HOLD_DURING_EIDLE[0] 28_247
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[0] 29_295
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[10] 29_300
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[11] 28_301
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[12] 29_301
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[13] 28_302
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[14] 29_302
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[15] 28_303
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[16] 29_303
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[1] 28_296
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[2] 29_296
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[3] 28_297
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[4] 29_297
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[5] 28_298
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[6] 29_298
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[7] 28_299
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[8] 29_299
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_UT_CFG[9] 28_300
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[0] 28_304
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[10] 28_309
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[11] 29_309
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[12] 28_310
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[13] 29_310
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[14] 28_311
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[15] 29_311
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[16] 28_312
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[1] 29_304
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[2] 28_305
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[3] 29_305
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[4] 28_306
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[5] 29_306
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[6] 28_307
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[7] 29_307
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[8] 28_308
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_VP_CFG[9] 29_308
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[0] 28_320
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[10] 28_325
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[11] 29_325
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[12] 28_326
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[1] 29_320
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[2] 28_321
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[3] 29_321
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[4] 28_322
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[5] 29_322
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[6] 28_323
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[7] 29_323
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[8] 28_324
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DFE_XYD_CFG[9] 29_324
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_DISPERR_SEQ_MATCH 29_495
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_INT_DATAWIDTH[0] 28_143
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[0] 28_288
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[10] 28_293
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[11] 29_293
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[12] 28_294
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[1] 29_288
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[2] 28_289
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[3] 29_289
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[4] 28_290
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[5] 29_290
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[6] 28_291
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[7] 29_291
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[8] 28_292
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_OS_CFG[9] 29_292
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_SIG_VALID_DLY[0] 28_524
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_SIG_VALID_DLY[1] 29_524
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_SIG_VALID_DLY[2] 28_525
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_SIG_VALID_DLY[3] 29_525
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_SIG_VALID_DLY[4] 28_526
GTX_CHANNEL_1.GTXE2_CHANNEL.RX_XCLK_SEL.RXUSR 30_11
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[0] 28_171
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[1] 29_171
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[2] 28_172
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[3] 29_172
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[4] 28_173
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[5] 29_173
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MAX_COM[6] 28_174
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[0] 29_156
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[1] 28_157
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[2] 29_157
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[3] 28_158
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[4] 29_158
GTX_CHANNEL_1.GTXE2_CHANNEL.SAS_MIN_COM[5] 28_159
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_SEQ_LEN[0] 28_150
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_SEQ_LEN[1] 29_150
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_SEQ_LEN[2] 28_151
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_SEQ_LEN[3] 29_151
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_VAL[0] 29_147
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_VAL[1] 28_148
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_BURST_VAL[2] 29_148
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_CPLL_CFG.VCO_1500MHZ 30_55
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_CPLL_CFG.VCO_750MHZ 31_55
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_EIDLE_VAL[0] 28_152
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_EIDLE_VAL[1] 29_152
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_EIDLE_VAL[2] 28_153
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[0] 28_168
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[1] 29_168
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[2] 28_169
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[3] 29_169
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[4] 28_170
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_BURST[5] 29_170
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[0] 28_176
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[1] 29_176
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[2] 28_177
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[3] 29_177
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[4] 28_178
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_INIT[5] 29_178
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[0] 28_179
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[1] 29_179
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[2] 28_180
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[3] 29_180
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[4] 28_181
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MAX_WAKE[5] 29_181
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[0] 29_153
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[1] 28_154
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[2] 29_154
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[3] 28_155
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[4] 29_155
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_BURST[5] 28_156
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[0] 28_160
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[1] 29_160
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[2] 28_161
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[3] 29_161
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[4] 28_162
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_INIT[5] 29_162
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[0] 28_163
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[1] 29_163
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[2] 28_164
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[3] 29_164
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[4] 28_165
GTX_CHANNEL_1.GTXE2_CHANNEL.SATA_MIN_WAKE[5] 29_165
GTX_CHANNEL_1.GTXE2_CHANNEL.SHOW_REALIGN_COMMA 29_522
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_CFG[0] 30_136
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_CFG[1] 31_136
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_CFG[2] 30_137
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_CFG[3] 31_137
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_CFG[4] 30_138
GTX_CHANNEL_1.GTXE2_CHANNEL.TERM_RCAL_OVRD[0] 30_140
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[0] 28_192
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[1] 29_192
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[2] 28_193
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[3] 29_193
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[4] 28_194
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[5] 29_194
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[6] 28_195
GTX_CHANNEL_1.GTXE2_CHANNEL.TRANS_TIME_RATE[7] 29_195
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[0] 30_504
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[10] 30_509
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[11] 31_509
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[12] 30_510
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[13] 31_510
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[14] 30_511
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[15] 31_511
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[16] 30_512
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[17] 31_512
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[18] 30_513
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[19] 31_513
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[1] 31_504
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[20] 30_514
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[21] 31_514
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[22] 30_515
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[23] 31_515
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[24] 30_516
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[25] 31_516
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[26] 30_517
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[27] 31_517
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[28] 30_518
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[29] 31_518
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[2] 30_505
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[30] 30_519
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[31] 31_519
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[3] 31_505
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[4] 30_506
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[5] 31_506
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[6] 30_507
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[7] 31_507
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[8] 30_508
GTX_CHANNEL_1.GTXE2_CHANNEL.TST_RSV[9] 31_508
GTX_CHANNEL_1.GTXE2_CHANNEL.TXBUF_EN 28_231
GTX_CHANNEL_1.GTXE2_CHANNEL.TXBUF_RESET_ON_RATE_CHANGE 29_231
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[0] 30_80
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[10] 30_85
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[11] 31_85
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[12] 30_86
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[13] 31_86
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[14] 30_87
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[15] 31_87
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[1] 31_80
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[2] 30_81
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[3] 31_81
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[4] 30_82
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[5] 31_82
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[6] 30_83
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[7] 31_83
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[8] 30_84
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_CFG[9] 31_84
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[0] 30_568
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[1] 31_568
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[2] 30_569
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[3] 31_569
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[4] 30_570
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[5] 31_570
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[6] 30_571
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[7] 31_571
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_LCFG[8] 30_572
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[0] 30_88
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[10] 30_93
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[11] 31_93
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[12] 30_94
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[13] 31_94
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[14] 30_95
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[15] 31_95
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[1] 31_88
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[2] 30_89
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[3] 31_89
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[4] 30_90
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[5] 31_90
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[6] 30_91
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[7] 31_91
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[8] 30_92
GTX_CHANNEL_1.GTXE2_CHANNEL.TXDLY_TAP_CFG[9] 31_92
GTX_CHANNEL_1.GTXE2_CHANNEL.TXGEARBOX_EN 29_226
GTX_CHANNEL_1.GTXE2_CHANNEL.TXOUT_DIV[0] 30_386
GTX_CHANNEL_1.GTXE2_CHANNEL.TXOUT_DIV[1] 31_386
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPCSRESET_TIME[0] 29_122
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPCSRESET_TIME[1] 28_123
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPCSRESET_TIME[2] 29_123
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPCSRESET_TIME[3] 28_124
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPCSRESET_TIME[4] 29_124
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[0] 30_64
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[10] 30_69
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[11] 31_69
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[12] 30_70
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[13] 31_70
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[14] 30_71
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[15] 31_71
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[16] 30_72
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[17] 31_72
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[18] 30_73
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[19] 31_73
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[1] 31_64
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[20] 30_74
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[21] 31_74
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[22] 30_75
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[23] 31_75
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[2] 30_65
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[3] 31_65
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[4] 30_66
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[5] 31_66
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[6] 30_67
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[7] 31_67
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[8] 30_68
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPHDLY_CFG[9] 31_68
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[0] 30_96
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[10] 30_101
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[11] 31_101
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[12] 30_102
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[13] 31_102
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[14] 30_103
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[15] 31_103
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[1] 31_96
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[2] 30_97
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[3] 31_97
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[4] 30_98
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[5] 31_98
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[6] 30_99
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[7] 31_99
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[8] 30_100
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_CFG[9] 31_100
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_MONITOR_SEL[0] 30_108
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_MONITOR_SEL[1] 31_108
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_MONITOR_SEL[2] 30_109
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_MONITOR_SEL[3] 31_109
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPH_MONITOR_SEL[4] 30_110
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPMARESET_TIME[0] 28_120
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPMARESET_TIME[1] 29_120
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPMARESET_TIME[2] 28_121
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPMARESET_TIME[3] 29_121
GTX_CHANNEL_1.GTXE2_CHANNEL.TXPMARESET_TIME[4] 28_122
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLK25_DIV[0] 30_144
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLK25_DIV[1] 31_144
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLK25_DIV[2] 30_145
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLK25_DIV[3] 31_145
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLK25_DIV[4] 30_146
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_CLKMUX_PD[0] 31_128
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DATA_WIDTH[0] 30_152
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DATA_WIDTH[1] 31_152
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DATA_WIDTH[2] 30_153
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH0[0] 30_272
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH0[1] 31_272
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH0[2] 30_273
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH0[3] 31_273
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH0[4] 30_274
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH1[0] 30_276
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH1[1] 31_276
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH1[2] 30_277
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH1[3] 31_277
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DEEMPH1[4] 30_278
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DRIVE_MODE.PIPE 28_200
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_DRIVE_MODE.PIPEGEN3 29_200
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_ASSERT_DELAY[0] 28_203
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_ASSERT_DELAY[1] 29_203
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_ASSERT_DELAY[2] 28_204
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_DEASSERT_DELAY[0] 29_204
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_DEASSERT_DELAY[1] 28_205
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_EIDLE_DEASSERT_DELAY[2] 29_205
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_INT_DATAWIDTH[0] 30_154
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_LOOPBACK_DRIVE_HIZ 29_202
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MAINCURSOR_SEL[0] 31_289
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[0] 30_232
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[1] 31_232
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[2] 30_233
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[3] 31_233
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[4] 30_234
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[5] 31_234
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_0[6] 30_235
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[0] 30_236
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[1] 31_236
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[2] 30_237
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[3] 31_237
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[4] 30_238
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[5] 31_238
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_1[6] 30_239
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[0] 30_240
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[1] 31_240
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[2] 30_241
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[3] 31_241
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[4] 30_242
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[5] 31_242
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_2[6] 30_243
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[0] 30_244
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[1] 31_244
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[2] 30_245
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[3] 31_245
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[4] 30_246
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[5] 31_246
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_3[6] 30_247
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[0] 30_248
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[1] 31_248
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[2] 30_249
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[3] 31_249
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[4] 30_250
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[5] 31_250
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_FULL_4[6] 30_251
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[0] 30_252
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[1] 31_252
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[2] 30_253
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[3] 31_253
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[4] 30_254
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[5] 31_254
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_0[6] 30_255
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[0] 30_256
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[1] 31_256
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[2] 30_257
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[3] 31_257
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[4] 30_258
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[5] 31_258
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_1[6] 30_259
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[0] 30_260
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[1] 31_260
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[2] 30_261
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[3] 31_261
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[4] 30_262
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[5] 31_262
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_2[6] 30_263
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[0] 30_264
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[1] 31_264
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[2] 30_265
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[3] 31_265
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[4] 30_266
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[5] 31_266
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_3[6] 30_267
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[0] 30_268
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[1] 31_268
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[2] 30_269
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[3] 31_269
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[4] 30_270
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[5] 31_270
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_MARGIN_LOW_4[6] 30_271
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_PREDRIVER_MODE[0] 28_206
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_QPI_STATUS_EN[0] 31_159
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[0] 30_296
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[10] 30_301
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[11] 31_301
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[12] 30_302
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[13] 31_302
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[1] 31_296
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[2] 30_297
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[3] 31_297
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[4] 30_298
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[5] 31_298
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[6] 30_299
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[7] 31_299
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[8] 30_300
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_CFG[9] 31_300
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_REF[0] 30_292
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_REF[1] 31_292
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_RXDETECT_REF[2] 30_293
GTX_CHANNEL_1.GTXE2_CHANNEL.TX_XCLK_SEL.TXUSR 31_11
GTX_CHANNEL_1.GTXE2_CHANNEL.UCODEER_CLR[0] 29_00
Reference in New Issue View Git Blame Copy Permalink