luke
/
ngspice
mirror of https://git.code.sf.net/p/ngspice/ngspice
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity

format: rm misleading indentation

This commit is contained in:
dwarning 2024-07-20 16:09:39 +02:00
parent 272e4cc6fb
commit cbca05cd6b
2 changed files with 34 additions and 34 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

64
src/spicelib/devices/bsim3/b3ld.c
View File

@ -3150,41 +3150,41 @@ void BSIM3LoadRhsMat(GENmodel *inModel, CKTcircuit *ckt)
(*(ckt->CKTrhs + here->BSIM3qNode) += here->BSIM3rhsQ);
/* Update A for Ax = b */
(*(here->BSIM3DdPtr) += here->BSIM3DdPt);
(*(here->BSIM3GgPtr) += here->BSIM3GgPt);
(*(here->BSIM3SsPtr) += here->BSIM3SsPt);
(*(here->BSIM3BbPtr) += here->BSIM3BbPt);
(*(here->BSIM3DPdpPtr) += here->BSIM3DPdpPt);
(*(here->BSIM3SPspPtr) += here->BSIM3SPspPt);
(*(here->BSIM3DdpPtr) -= here->BSIM3DdpPt);
(*(here->BSIM3GbPtr) -= here->BSIM3GbPt);
(*(here->BSIM3GdpPtr) += here->BSIM3GdpPt);
(*(here->BSIM3GspPtr) += here->BSIM3GspPt);
(*(here->BSIM3SspPtr) -= here->BSIM3SspPt);
(*(here->BSIM3BgPtr) += here->BSIM3BgPt);
(*(here->BSIM3BdpPtr) += here->BSIM3BdpPt);
(*(here->BSIM3BspPtr) += here->BSIM3BspPt);
(*(here->BSIM3DPdPtr) -= here->BSIM3DPdPt);
(*(here->BSIM3DPgPtr) += here->BSIM3DPgPt);
(*(here->BSIM3DPbPtr) -= here->BSIM3DPbPt);
(*(here->BSIM3DPspPtr) -= here->BSIM3DPspPt);
(*(here->BSIM3SPgPtr) += here->BSIM3SPgPt);
(*(here->BSIM3SPsPtr) -= here->BSIM3SPsPt);
(*(here->BSIM3SPbPtr) -= here->BSIM3SPbPt);
(*(here->BSIM3SPdpPtr) -= here->BSIM3SPdpPt);
(*(here->BSIM3DdPtr) += here->BSIM3DdPt);
(*(here->BSIM3GgPtr) += here->BSIM3GgPt);
(*(here->BSIM3SsPtr) += here->BSIM3SsPt);
(*(here->BSIM3BbPtr) += here->BSIM3BbPt);
(*(here->BSIM3DPdpPtr) += here->BSIM3DPdpPt);
(*(here->BSIM3SPspPtr) += here->BSIM3SPspPt);
(*(here->BSIM3DdpPtr) -= here->BSIM3DdpPt);
(*(here->BSIM3GbPtr) -= here->BSIM3GbPt);
(*(here->BSIM3GdpPtr) += here->BSIM3GdpPt);
(*(here->BSIM3GspPtr) += here->BSIM3GspPt);
(*(here->BSIM3SspPtr) -= here->BSIM3SspPt);
(*(here->BSIM3BgPtr) += here->BSIM3BgPt);
(*(here->BSIM3BdpPtr) += here->BSIM3BdpPt);
(*(here->BSIM3BspPtr) += here->BSIM3BspPt);
(*(here->BSIM3DPdPtr) -= here->BSIM3DPdPt);
(*(here->BSIM3DPgPtr) += here->BSIM3DPgPt);
(*(here->BSIM3DPbPtr) -= here->BSIM3DPbPt);
(*(here->BSIM3DPspPtr) -= here->BSIM3DPspPt);
(*(here->BSIM3SPgPtr) += here->BSIM3SPgPt);
(*(here->BSIM3SPsPtr) -= here->BSIM3SPsPt);
(*(here->BSIM3SPbPtr) -= here->BSIM3SPbPt);
(*(here->BSIM3SPdpPtr) -= here->BSIM3SPdpPt);
if (here->BSIM3nqsMod)
{ *(here->BSIM3QqPtr) += here->BSIM3QqPt;
if (here->BSIM3nqsMod)
{ *(here->BSIM3QqPtr) += here->BSIM3QqPt;
*(here->BSIM3DPqPtr) += here->BSIM3DPqPt;
*(here->BSIM3SPqPtr) += here->BSIM3SPqPt;
*(here->BSIM3GqPtr) -= here->BSIM3GqPt;
*(here->BSIM3DPqPtr) += here->BSIM3DPqPt;
*(here->BSIM3SPqPtr) += here->BSIM3SPqPt;
*(here->BSIM3GqPtr) -= here->BSIM3GqPt;
*(here->BSIM3QgPtr) += here->BSIM3QgPt;
*(here->BSIM3QdpPtr) += here->BSIM3QdpPt;
*(here->BSIM3QspPtr) += here->BSIM3QspPt;
*(here->BSIM3QbPtr) += here->BSIM3QbPt;
}
*(here->BSIM3QgPtr) += here->BSIM3QgPt;
*(here->BSIM3QdpPtr) += here->BSIM3QdpPt;
*(here->BSIM3QspPtr) += here->BSIM3QspPt;
*(here->BSIM3QbPtr) += here->BSIM3QbPt;
}
}
}

4
src/spicelib/devices/bsimsoi/b4soiset.c
View File

@ -1732,7 +1732,7 @@ B4SOIinstance **InstArray;
if (!model->B4SOIpfbjtiiGiven)
model->B4SOIpfbjtii = 0.0;
/*4.1 Iii model*/
if (!model->B4SOIpebjtiiGiven)
if (!model->B4SOIpebjtiiGiven)
model->B4SOIpebjtii = 0.0;
if (!model->B4SOIpcbjtiiGiven)
model->B4SOIpcbjtii = 0.0;
@ -1775,7 +1775,7 @@ B4SOIinstance **InstArray;
if (!model->B4SOIpfgidlGiven)
model->B4SOIpfgidl = 0.0;
if (!model->B4SOIpagislGiven)
if (!model->B4SOIpagislGiven)
model->B4SOIpagisl = 0.0;
if (!model->B4SOIpbgislGiven)
model->B4SOIpbgisl = 0.0;