iverilog/ivtest/vhdl_tests/pr2554173.v

11 lines
138 B
Verilog

module test();
a a_(
.b_buf(b),
.b (b)
);
endmodule // test
module a(b, b_buf);
input b, b_buf;
endmodule // a_