iverilog/ivtest/ivltests/pr3515542.v

13 lines
142 B
Verilog

module top;
integer a;
initial begin
a = 15'1;
a = 15'0;
a = 15'x;
a = 15'X;
a = 15'z;
a = 15'Z;
end
endmodule