iverilog/ivtest/ivltests/check_constant_2.v

16 lines
169 B
Verilog

module sub_module();
parameter Value1 = 0;
endmodule
module top_module();
integer Value2;
sub_module sub_module();
defparam sub_module.Value1 = Value2;
endmodule