iverilog/ivtest/ivltests/br_gh530.v

module dut(a,);

  input wire a;

endmodule

module top;

  wire a;

  dut i(.*);

endmodule