From c3d778015010ff1205fc3f63824137b41c60ece6 Mon Sep 17 00:00:00 2001 From: stefan schippers Date: Thu, 25 May 2023 09:51:17 +0200 Subject: [PATCH] updated test_bus_tap.sch with more bus tapping cases --- xschem_library/examples/test_bus_tap.sch | 123 ++++++++++++++++------- 1 file changed, 84 insertions(+), 39 deletions(-) diff --git a/xschem_library/examples/test_bus_tap.sch b/xschem_library/examples/test_bus_tap.sch index f9bc7501..50b22a6a 100644 --- a/xschem_library/examples/test_bus_tap.sch +++ b/xschem_library/examples/test_bus_tap.sch @@ -5,38 +5,37 @@ K {} V {} S {} E {} -P 4 7 740 -320 740 -350 730 -350 740 -377.5 750 -350 740 -350 740 -320 {fill=true} +P 4 7 740 -280 740 -310 730 -310 740 -337.5 750 -310 740 -310 740 -280 {fill=true} T {Specifying @lab will result in net -@#1:net_name} 730 -320 0 0 0.4 0.4 {name=l6 layer=4} +@#1:net_name} 750 -300 0 0 0.4 0.4 {name=l6 layer=4} T {Title symbol has embedded TCL command to enable show_pin_net_names } 180 -110 0 0 0.4 0.4 { layer=7} -T {@#p:net_name} 160 -570 0 0 0.4 0.4 {name=R4} -N 280 -420 1020 -420 {bus=true +N 280 -380 1020 -380 {bus=true lab=DATA[15:0]} -N 500 -610 500 -430 { +N 500 -520 500 -390 { lab=DATA[3]} -N 390 -610 390 -430 { +N 390 -520 390 -390 { lab=DATA[13]} -N 560 -410 560 -220 { +N 560 -370 560 -220 { lab=DATA[7:4]} -N 440 -410 440 -220 { +N 440 -370 440 -220 { lab=DATA[11:8]} -N 330 -410 330 -220 { +N 330 -370 330 -220 { lab=DATA[3:0]} -N 710 -410 710 -220 { +N 710 -370 710 -220 { lab=DATA[15:12]} -N 610 -610 610 -430 { +N 610 -520 610 -390 { lab=DATA[10]} -N 730 -610 730 -430 { +N 730 -520 730 -390 { lab=DATA[0]} -N 950 -580 950 -570 { +N 950 -490 950 -480 { lab=VCC} -N 610 -680 610 -670 { +N 610 -590 610 -580 { lab=VCC} -N 500 -680 500 -670 { +N 500 -590 500 -580 { lab=VCC} -N 390 -680 390 -670 { +N 390 -590 390 -580 { lab=VCC} N 330 -160 330 -150 { lab=VSS} @@ -46,45 +45,59 @@ N 560 -160 560 -150 { lab=VSS} N 710 -160 710 -150 { lab=VSS} -N 300 -530 300 -420 { +N 300 -440 300 -380 { lab=DATA[15:0]} -N 300 -600 300 -590 { +N 300 -510 300 -500 { lab=VCC} -N 950 -510 950 -420 { +N 950 -420 950 -380 { lab=DATA[15:0]} -C {bus_tap.sym} 510 -420 3 0 {name=l1 lab=[3] +N 280 -810 940 -810 {bus=true +lab=DIN[15..0]} +N 390 -800 390 -740 { +lab=DIN0} +N 610 -800 610 -740 { +lab=DIN[4..1]} +N 390 -680 390 -660 { +lab=VSS} +N 610 -680 610 -660 { +lab=VSS} +N 810 -800 810 -740 { +lab=DIN5} +N 810 -680 810 -660 { +lab=VSS} +C {bus_tap.sym} 510 -380 3 0 {name=l1 lab=[3] net_name=true} -C {bus_tap.sym} 400 -420 3 0 {name=l2 lab=[13] +C {bus_tap.sym} 400 -380 3 0 {name=l2 lab=[13] net_name=true} -C {bus_tap.sym} 550 -420 1 0 {name=l3 lab=[7:4] +C {bus_tap.sym} 550 -380 1 0 {name=l3 lab=[7:4] net_name=true} -C {bus_tap.sym} 430 -420 1 0 {name=l4 lab=[11:8] +C {bus_tap.sym} 430 -380 1 0 {name=l4 lab=[11:8] net_name=true} -C {bus_tap.sym} 320 -420 1 0 {name=l5 lab=[3:0] +C {bus_tap.sym} 320 -380 1 0 {name=l5 lab=[3:0] net_name=true} -C {bus_tap.sym} 620 -420 3 0 {name=l7 lab=[10] +C {bus_tap.sym} 620 -380 3 0 {name=l7 lab=[10] net_name=true} -C {bus_tap.sym} 740 -420 3 0 {name=l8 lab=[0] +C {bus_tap.sym} 740 -380 3 0 {name=l8 lab=[0] net_name=true} -C {res.sym} 730 -640 0 0 {name=R1 +C {res.sym} 730 -550 0 0 {name=R1 value=1k footprint=1206 device=resistor m=1 net_name=true} -C {res.sym} 610 -640 0 0 {name=R2 +C {res.sym} 610 -550 0 0 {name=R2 value=1k footprint=1206 device=resistor m=1 net_name=true} -C {res.sym} 500 -640 0 0 {name=R3 +C {res.sym} 500 -550 0 0 {name=R3 value=1k footprint=1206 device=resistor m=1 net_name=true} -C {res.sym} 390 -640 0 0 {name=R4 +C {res.sym} 390 -550 0 0 {name=R4 value=1k footprint=1206 device=resistor @@ -114,17 +127,17 @@ footprint=1206 device=resistor m=1 net_name=true} -C {lab_pin.sym} 300 -600 0 0 {name=p10 sig_type=std_logic lab=VCC +C {lab_pin.sym} 300 -510 0 0 {name=p10 sig_type=std_logic lab=VCC } -C {bus_tap.sym} 700 -420 1 0 {name=l6 lab=[15:12] +C {bus_tap.sym} 700 -380 1 0 {name=l6 lab=[15:12] net_name=true} -C {lab_pin.sym} 390 -680 0 0 {name=p2 sig_type=std_logic lab=VCC +C {lab_pin.sym} 390 -590 0 0 {name=p2 sig_type=std_logic lab=VCC } -C {lab_pin.sym} 500 -680 0 0 {name=p3 sig_type=std_logic lab=VCC +C {lab_pin.sym} 500 -590 0 0 {name=p3 sig_type=std_logic lab=VCC } -C {lab_pin.sym} 610 -680 0 0 {name=p4 sig_type=std_logic lab=VCC +C {lab_pin.sym} 610 -590 0 0 {name=p4 sig_type=std_logic lab=VCC } -C {lab_pin.sym} 950 -580 0 0 {name=p5 sig_type=std_logic lab=VCC +C {lab_pin.sym} 950 -490 0 0 {name=p5 sig_type=std_logic lab=VCC } C {lab_pin.sym} 330 -150 0 0 {name=p6 sig_type=std_logic lab=VSS } @@ -134,15 +147,15 @@ C {lab_pin.sym} 560 -150 0 0 {name=p8 sig_type=std_logic lab=VSS } C {lab_pin.sym} 710 -150 0 0 {name=p9 sig_type=std_logic lab=VSS } -C {res.sym} 300 -560 0 0 {name=R9[15:0] +C {res.sym} 300 -470 0 0 {name=R9[15:0] value=1k footprint=1206 device=resistor m=1 net_name=true} -C {lab_pin.sym} 280 -420 0 0 {name=p1 sig_type=std_logic lab=DATA[15:0] +C {lab_pin.sym} 280 -380 0 0 {name=p1 sig_type=std_logic lab=DATA[15:0] } -C {res.sym} 950 -540 0 0 {name=R10[15:0] +C {res.sym} 950 -450 0 0 {name=R10[15:0] value=1k footprint=1206 device=resistor @@ -156,3 +169,35 @@ author="tcleval(Stefan Schippers[ xschem update_all_sym_bboxes \}] )"} +C {lab_pin.sym} 280 -810 0 0 {name=p11 sig_type=std_logic lab=DIN[15..0] +} +C {bus_tap.sym} 380 -810 1 0 {name=l10 lab=0 +net_name=true} +C {bus_tap.sym} 600 -810 1 0 {name=l11 lab=[4..1] +net_name=true} +C {res.sym} 610 -710 0 0 {name=R11[3:0] +value=1k +footprint=1206 +device=resistor +m=1 +net_name=true} +C {res.sym} 390 -710 0 0 {name=R12 +value=1k +footprint=1206 +device=resistor +m=1 +net_name=true} +C {lab_pin.sym} 390 -660 0 0 {name=p12 sig_type=std_logic lab=VSS +} +C {lab_pin.sym} 610 -660 0 0 {name=p13 sig_type=std_logic lab=VSS +} +C {bus_tap.sym} 800 -810 1 0 {name=l12 lab=5 +net_name=true} +C {res.sym} 810 -710 0 0 {name=R13 +value=1k +footprint=1206 +device=resistor +m=1 +net_name=true} +C {lab_pin.sym} 810 -660 0 0 {name=p14 sig_type=std_logic lab=VSS +}