// DESCRIPTION: Verilator: Verilog Test module
//
// This file ONLY is placed under the Creative Commons Public Domain.
// SPDX-FileCopyrightText: 2020 Wilson Snyder
// SPDX-License-Identifier: CC0-1.0

// verilog_format: off
`define stop $stop
`define checkh(gotv,expv) do if ((gotv) !== (expv)) begin $write("%%Error: %s:%0d:  got='h%x exp='h%x\n", `__FILE__,`__LINE__, (gotv), (expv)); `stop; end while(0)
// verilog_format: on

module t;

  parameter int sliceddn[4:-3] = '{'h100, 'h101, 'h102, 'h103, 'h104, 'h105, 'h106, 'h107};
  parameter int slicedup[-3:4] = '{'h100, 'h101, 'h102, 'h103, 'h104, 'h105, 'h106, 'h107};
  int alldn[7:0];
  int allup[0:7];
  int twodn[1:0];
  int twoup[0:1];

  initial begin
    `checkh(sliceddn[4], 'h100);
    alldn[7:0] = sliceddn[4:-3];
    `checkh(alldn[7], 'h100);
    alldn[7:0] = sliceddn[-3+:8];  // down: lsb/lo +: width
    `checkh(alldn[7], 'h100);
    alldn[7:0] = sliceddn[4-:8];  // down: msb/hi -: width
    `checkh(alldn[7], 'h100);
    twodn[1:0] = sliceddn[3:2];
    `checkh(twodn[1], 'h101);
    `checkh(twodn[0], 'h102);
    twodn[1:0] = sliceddn[1+:2];
    `checkh(twodn[1], 'h102);
    `checkh(twodn[0], 'h103);
    twodn[1:0] = sliceddn[1-:2];
    `checkh(twodn[1], 'h103);
    `checkh(twodn[0], 'h104);

    `checkh(slicedup[4], 'h107);
    allup[0:7] = slicedup[-3:4];
    `checkh(alldn[7], 'h100);
    allup[0:7] = slicedup[-3+:8];  // up: msb/lo +: width
    `checkh(alldn[7], 'h100);
    allup[0:7] = slicedup[4-:8];  // up: lsb/hi -: width
    `checkh(alldn[7], 'h100);
    twoup[0:1] = slicedup[2:3];
    `checkh(twoup[1], 'h106);
    `checkh(twoup[0], 'h105);
    twoup[0:1] = slicedup[1+:2];
    `checkh(twoup[1], 'h105);
    `checkh(twoup[0], 'h104);
    twoup[0:1] = slicedup[1-:2];
    `checkh(twoup[1], 'h104);
    `checkh(twoup[0], 'h103);

    $write("*-* All Finished *-*\n");
    $finish;
  end

endmodule
