iverilog/ivtest/ivltests/pr2792883.v

10 lines
115 B
Verilog

module top;
parameter WIDTH = dut.WIDTH;
test dut();
endmodule
module test;
parameter WIDTH = 8;
endmodule