###############################################################################
# Created by write_sdc
###############################################################################
current_design sdc_test2
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk_new -period 8.0000 [get_ports {clk1}]
set_input_delay 1.0000 -clock [get_clocks {clk_new}] -add_delay [get_ports {in1}]
set_output_delay 2.0000 -clock [get_clocks {clk_new}] -add_delay [get_ports {out1}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################