###############################################################################
# Created by write_sdc
###############################################################################
current_design sdc_test2
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk1 -period 10.0000 [get_ports {clk1}]
create_clock -name clk2 -period 20.0000 [get_ports {clk2}]
set_clock_uncertainty -rise_from [get_clocks {clk1}] -rise_to [get_clocks {clk2}]  -setup 0.3000
set_clock_uncertainty -rise_from [get_clocks {clk1}] -fall_to [get_clocks {clk2}]  -setup 0.3000
set_clock_uncertainty -fall_from [get_clocks {clk1}] -rise_to [get_clocks {clk2}]  -setup 0.3000
set_clock_uncertainty -fall_from [get_clocks {clk1}] -fall_to [get_clocks {clk2}]  -setup 0.3000
set_clock_groups -name grp1 -asynchronous \
 -group [get_clocks {clk1}]\
 -group [get_clocks {clk2}]
set_input_delay 2.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {in1}]
set_input_delay 2.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {in2}]
set_input_delay 2.0000 -clock [get_clocks {clk2}] -add_delay [get_ports {in3}]
set_output_delay 3.0000 -clock [get_clocks {clk1}] -add_delay [get_ports {out1}]
set_output_delay 3.0000 -clock [get_clocks {clk2}] -add_delay [get_ports {out2}]
set_multicycle_path -setup\
    -from [get_ports {in1}]\
    -to [get_ports {out1}] 2
set_min_delay\
    -from [get_ports {in2}]\
    -to [get_ports {out1}] 0.5000
set_max_delay\
    -from [get_ports {in2}]\
    -to [get_ports {out1}] 8.0000
set_false_path\
    -from [get_clocks {clk1}]\
    -to [get_clocks {clk2}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################